

Wir kaufen gebrauchte Business-IT, werten sie zu Premium-Refurbished-IT auf und geben sie zu attraktiven Konditionen in den zweiten Lebenszyklus. Das spart Geld und wertvolle Ressourcen.
Möchtest du wissen, wie viel deine alte IT wert ist? Stelle jetzt eine Verwertungsanfrage.
Unser ganzheitliches Löschungs-Konzept umfasst Abholung, Auditierung, Datenvernichtung, Aufbereitung und Vermarktung – effizient und sicher.
Dank modernster Technik und eigener Software in unserem Technologiecenter vermarkten wir gebrauchte IT datensicher und transparent wieder oder führen sie verantwortungsvoll dem Wertstoffkreislauf zu.
Seit mehr als 25 Jahren unterstützen wir Unternehmen dabei, ihre gebrauchte IT sicher und effizient wiederzuverwerten oder fachgerecht zu entsorgen. Dabei legen wir besonderes Augenmerk auf Datensicherheit, Sorgfalt und verantwortungsbewusstes Handeln.

Wir verstehen uns als konstruktive Aktivisten, die sich gegen die Verschwendung von natürlichen Ressourcen im IT-Bereich und für den verantwortungsvollen Umgang mit Daten einsetzen.
So fördern wir die Kreislaufwirtschaft und bieten langlebige, qualitativ hochwertige IT-Lösungen.





You must tell the tool what performance goals to meet. Key commands include: Introducing Fusion Compiler and Design Compiler NXT
set_clock_transition -max 0.080 [get_clocks core_clk]
# 2. Define Design Library define_design_lib WORK -path ./WORK
# .synopsys_dc.setup set search_path [list . /home/designs/rtl /tools/libs/SAED32_EDK/lib/stdcell] set target_library "saed32nm_tt_1p05V_25C.db" set link_library [list "*" $target_library saed32nm_io.db] set symbol_library "saed32nm.sdb" set synthetic_library "dw_foundation.sldb"
DC 2021 primarily uses for high-performance designs. This enables advanced features like auto-ungrouping, logic restructuring, and datapath optimization.
Synopsys Design Compiler 2021 remains the gold standard not because of revolutionary changes, but due to its relentless refinement of and automation . The tutorial above—from read_verilog to write_sdc —can be templated for any ASIC project.
. It uses physical information from the floorplan to provide more accurate timing estimates, reducing the "correlation gap" between synthesis and physical placement. Looking for more VLSI tools?